国家知识产权局信息显示,桑迪士克科技股份有限公司申请一项名为“用于非易失性存储器解码器的地址路径布线减少策略”的专利,公开号CN121641095A,申请日期为2025年4月。
专利摘要显示,要对MRAM存储器单元进行编程,电流必须从该存储器单元对应的位线流动到其对应的字线,或者从该字线流动到该位线。为了实现这一点,位线解码器和字线解码器必须能够提供电流(当将线路驱动为正时)和吸收电流(当将该线路拉低为负时)以考虑该存储器单元的双极性质。因此,这些解码器必须是双极性的。对于负选择开关,使用NMOS设备,而对于正选择开关,使用PMOS开关。为了减少布局面积和布线,该负选择开关和该正选择开关被单独地分组,其中该正选择开关的子集位于该负选择开关的子集之间,反之亦然。用于这些解码器开关的连接被布线到中央互连(hook‑up)区域,以便连接到交叉点阵列的控制线。
声明:市场有风险,投资需谨慎。本文为AI基于第三方数据生成,仅供参考,不构成个人投资建议。
来源:市场资讯