公众号记得⭐️，第一时间看推送不会错过。

人工智能系统正在将光学技术拉近与逻辑技术的距离，但可扩展的制造需要前端制造、封装、热管理、材料和测试等各个环节协同发展。

随着领先的芯片制造商寻求以更快的速度和更少的热量传输更多数据，光子学正在向封装和芯片内部扩展，但实现这一目标所需的制造基础设施却难以跟上。

多年来，光子学在半导体发展路线图中一直占据着一个特殊的位置。光互连技术已经能够远距离传输海量数据，连接数据中心，并且越来越多地用于数据中心内部不同机架之间的数据传输。但最难的始终是最后一步——将光学器件移至足够靠近计算引擎的位置，从而使电信号无需在转换成光信号之前在电路板上长距离传输。尽管许多问题仍未解决，但光子学集成的制造挑战已基本被人们所理解，然而，将光引擎置于系统边缘所带来的成本却越来越难以承受。

“将光器件靠近芯片，甚至集成到芯片内部，是一个巨大的物理挑战，我认为我们并没有真正意识到这有多难，”日月光（ASE）首席执行官吴天在ECTC的主题演讲中说道。 “我曾经和我的团队讨论过，在我的职业生涯中是否能看到这一目标实现。但今年我们已经开始批量出货硅光子器件。未来20年，我们需要进一步完善方法论、架构设计和自动化流程，使其更加高效。至少我们已经迈出了第一步。”

图1：日月光半导体CEO吴天在ECTC发表主题演讲

一旦光引擎与逻辑电路更加接近，它们就成为当前先进封装技术所面临的集成难题的一部分，而这一难题正推动着封装技术向更大的基板、更薄的芯片、更小的间距和更窄的工艺窗口发展。光子学本身带来了新的限制，同时也迫使整个行业共同解决以往可以单独处理的问题，例如翘曲、对准、热预算和工艺裕度。

这种融合背后的压力源于一条发展路线图的快速变化，而供应链中任何一个环节都难以消化这一变化。

吴先生表示：“虽然我们已成功帮助业界规划了数据中心和高性能计算路线图，但下一波浪潮的规模将是现在的十倍。而要实现这一目标，需要新的材料、新的工艺、新的能源、新的设备和新的设计。没有哪一家公司，也没有哪个地区能够独自完成这项任务。”

数据传输正成为系统级的制约因素

将光子技术集成到芯片上的直接压力源于人工智能基础设施格局的不断变化。最有效的计算单元正日益扩展到机架、集群乃至整个数据中心。与此同时，模型规模、推理需求、内存流量以及协同工作的加速器数量都在增加系统中传输的数据量。随着这种情况的发生，传输数据所需的能量与处理数据所需的能量同样重要。

英伟达工艺开发工程总监桑迪普·拉兹丹在iMAPS大会上发表讲话时表示：“如今真正驱动性能的并非每个GPU的浮点运算次数（FLOPS）、万亿次浮点运算次数（teraFLOPS）或千万亿次浮点运算次数（petaFLOPS），而是系统架构和系统整体性能。”

共封装光器件通过将光转换模块更靠近开关专用集成电路 (ASIC) 来缩短电信号路径，在某些架构中，这种缩短可以达到毫米级。这减少了高速电信号的传输距离，并降低了维持信号完整性所需电路的负担。具体的增益取决于架构和器件类型，但方向是明确的。随着网络规模的扩大，降低每个链路所需的功耗可以带来系统整体的节能效益。

一旦这种转变发生，仅仅将逻辑电路、存储器和电气互连组件组装成一个控制良好的系统就远远不够了。光引擎、光子集成电路、电子集成电路、光纤阵列、外部激光源、散热解决方案和机械结构都必须协同工作，而且它们之间的某些要求还存在冲突。

为了降低电损耗，光引擎需要靠近专用集成电路（ASIC），但ASIC本身也是主要的热源。高密度光纤阵列虽然可以提高带宽，但也带来了处理、对准和测试方面的挑战。一种通过将光器件靠近逻辑电路来提升性能的封装架构，可能会大幅缩小工艺窗口，从而导致新的良率问题。尽管如此，由于系统需求的限制，行业仍在不断推进，因为没有太多时间等待理想的制造流程。

“并非集成光子技术突然变得可以制造了，”安靠公司封装开发高级总监苏雷什·贾亚拉曼表示，“而是性能要求推动了这一转变，整个行业都在争先恐后地实现这一目标。”

光子学问题究竟属于哪个范畴？

随着这些系统集成度的不断提高，传统的前端制造和后端封装之间的划分已不再适用。光子集成电路仍然始于前端器件。波导、调制器、谐振器、光栅和耦合器等元件必须以足够的精度进行图案化，以控制损耗并保持晶圆上性能的一致性，因为光学性能取决于光与器件物理几何形状之间的相互作用。

这就是纳米压印光刻技术在光子芯片制造领域重新出现的原因之一。据报道，中国初创公司普瑞纳诺（Prinano）表示，他们已经验证了使用纳米压印技术而非传统的深紫外（DUV）技术生产200毫米光子芯片晶圆的可行性，但如果没有良率或缺陷密度数据，这一说法很难评估。尽管如此，这项技术在技术上仍然很有意思，因为一些光子结构依赖于重复的纳米级图案，而这些图案比尖端逻辑电路的不规则布局更适合基于复制的图案化工艺。

但光子集成电路的图案化仅仅是开始。它还需要与电子集成电路、光纤或波导、透镜、电源传输和散热结构连接。这些连接必须在工艺步骤、热循环以及器件的整个生命周期内保持对准，并且组装成本和效率必须与它们所服务的系统相匹配。这种区别至关重要，因为光学元件在原本成熟的封装流程中引入了新的要求。

“因为我们需要将光学元件连接到光子集成电路（PIC）上，所以它的行为与普通芯片不同，”杰亚拉曼说。“这完全是我们以前从未接触过的。我们不仅需要开发相应的工艺，还需要掌握相关的专业技术。”

前端工艺可以制造出性能优异的光子器件，但这并不能保证其能够经济高效地组装、高效耦合、保持清洁、热稳定，并在添加更昂贵的组件之前进行检测和测试。后端工艺可以重复使用现有的基板和连接方法，但其公差不再仅仅取决于电气连续性和机械可靠性。光学损耗可以将微小的颗粒、轻微的错位或局部温度变化转化为功能缺陷。

一些架构试图将更多的光学集成转移到基板本身。日本产业技术综合研究所 (AIST) 的研究员中村文美在 ECTC 会议上提出了一种方法，该方法将光子集成电路 (PIC) 嵌入有机基板中，并使用单模聚合物波导作为 PIC 和光连接器之间的光重分布层。通过消除 PIC 处的直接光纤连接、实现间距转换，并在完成电气组装流程之前将大部分光路集成到基板中，该方法旨在使光子集成与现有的封装工艺更加兼容。

将光子技术融入现有流程而非围绕其构建全新流程的本能，反映了业界通常对待不熟悉工艺的大批量生产方式。但或许更合理的途径是，复用已为逻辑、存储器和中介层组件开发的 2.5D 和 3D 平台，然后找出添加光学元件后不再可预测的步骤。这样一来，封装就真正成为一个混合制造问题。它不仅包含前端制造公差和后端组装约束，还需同时优化热、机械、光学和测试等方面的交互作用。

热量会改变光路

一旦将光引擎集成到封装中，热管理就变得更加复杂，因为热量的影响远不止可靠性。ASIC 芯片在一定温度范围内仍能保持其电气性能，但光路对物理环境的微小变化却非常敏感。折射率、波长特性、耦合效率和插入损耗都会随温度变化，这意味着热设计必须保护信号路径和器件本身。

架构上的改变听起来很简单。光引擎从电路板边缘移到更靠近开关ASIC的位置，缩短了电路路径，提高了效率。但目的地也是系统中温度最高的区域之一，因此光路现在必须在主要由其周围电子设备产生的热环境中运行。

“温度变化是导致光引擎从PCB边缘迁移到封装内部耗时较长的原因之一，” Lam Research先进封装技术总监Prahalad Parthangal在IMAPS会议上表示。“这看起来很简单，只需将光引擎从边缘移到XPU或ASIC即可。但XPU或ASIC会产生大量热量，这会在光路中引发问题，导致折射率系统发生变化，进而造成插入损耗。散热管理涉及多个层和多个位置。”

热分析也必须更早开始。它不能等到光学、电气和封装布局基本确定后才作为最终验收工作，因为此时发现的问题可能需要对多个方面进行修改。封装平面布局、光学引擎的位置、电路路径的布线、机械结构以及散热策略都会相互影响。设计流程必须在实际封装成型之前就反映出这些相互作用。

Synopsys产品管理高级总监Amlendu Shekhar Choubey表示：“光子学对热非常敏感，因此热分析变得更加重要。进行全栈热分析至关重要。你需要一个集成流程，使光学仿真和电学仿真能够共存；还需要一个设计平台，将电子设计、先进封装和光子集成电路（PIC）设计集成起来，从而能够从架构设计到最终验收，协同设计所有这些组件。”

随着封装尺寸增大和ASIC周围光引擎数量的增加，散热难度也随之增加。更大的封装更容易受到翘曲和机械应力的影响，而密集的光通道则会引入更多潜在的热串扰源。尽管将光模块靠近逻辑电路在系统层面的优势依然显著，但散热解决方案必须从一开始就融入到架构设计中。

材料和洁净度对光子器件的可制造性至关重要

随着封装变得更薄、更大、更异质，材料堆叠也变得更加重要。载体晶圆、临时键合层、模塑化合物和封装材料都会改变结构对热和机械应力的响应方式，翘曲就是最明显的例子。当载体和封装的热膨胀系数（CTE）匹配度不够高时，结构会在热循环过程中发生变形，这种变形会从一个工艺步骤累积到下一个工艺步骤。

一旦引入光学元件，污染控制也会随之改变。电子封装本身就需要洁净的工艺，但光子学产生的失效机制可能由一些在传统电路中微不足道的颗粒或残留物引发。原本只是工艺上的干扰因素，如果进入光学腔体或干扰透镜阵列，就可能成为功能缺陷。

“光线很容易因污染而衰减，”杰亚拉曼说。“对于普通的电子集成电路来说，这种清洁度还可以接受，但现在我们发现，即使是微透镜阵列所在腔体内的一个小颗粒也会造成影响。这些腔体必须非常干净。”

在这些光学结构下方的粘合界面上也出现了同样的不耐受现象，即使是肉眼看不见的薄残留物也能破坏连接。

“如果那层实际上只涂覆了一层单分子聚合物——仅仅是一个分子，或者几条链——即使这样也会影响焊料润湿焊盘的方式，”布鲁尔科学公司先进封装技术战略师哈米德·德拉米说道。“这将改变你的电气性能、分层和破损情况。这将影响到其他所有方面。”

这种敏感性贯穿整个流程，延伸至清洗化学、残留物去除和颗粒检测环节，这些环节必须在光学表面安装前对其进行保护，并在腔体和耦合结构仍可触及的情况下对其进行验证。行业如何在生产规模上测量和检测这些界面本身就是一个独立的测试和计量问题。

测试必须提前进行

测试环节成为整个流程经济效益的关键所在。光子集成电路、电子集成电路、光引擎、基板和光纤接口在组装之前都可能具有相当大的价值。如果故障是在整个封装完成后才发现的，那么缺陷成本将包括所有已投入组装的合格组件。

因此，已知合格芯片的逻辑必须扩展。制造商越来越需要在添加最昂贵的电子芯片之前，确保光集成电路 (PIC)、光学连接、耦合效率和光路的可靠性，这就导致了中间光学测试插件的需求，即使这些插件会增加工艺时间并需要新的设备。

“在安装EIC芯片之前，我们先来测试一下光学器件，确保不会把EIC芯片安装在光学器件性能不佳或衰减过大的位置，”Jayaraman说道。“测试流程将会变得更加复杂，需要插入更多的测试元件。”

光学测试引入了一些无法完全融入传统电学测试流程的测量参数。波长漂移、光功率、衰减和耦合损耗等参数必须与电学特性一同测量，并且需要将光引入器件结构并从中收集，而这通常是在封装尚未完成的情况下进行的。随着光学测试向上游推进，探针策略、夹具、插座和仪器设备都需要随之改进。

人工智能系统的规模使得这个问题更具挑战性。光链路在封装、机架和系统中成倍增加，在受控的开发环境中测量单个组件与以生产速度筛选数千个光路和电路通道截然不同。

“同时测试光子学和电子学非常具有挑战性，尤其是在我所描述的这种规模下，”英伟达的拉兹丹表示。“每个芯片、每个系统都包含数千个光通道和电通道，这些都需要进行大规模、高容量的测试。未来要实现这些系统，真正需要的是先进的测试平台。”

即使测试流程变得更加复杂，早期筛选也能提高经济效益。虽然这可能会增加中间步骤的时间和设备成本，但这些成本必须与已集成多个昂贵组件后模块失效所带来的损失进行权衡。最经济的测试并非总是单次插入成本最低的测试，它可能是能够防止某个边际组件在下游消耗更多价值的测试。

“成本是另一个问题，”安靠公司测试业务开发高级总监斯科特·卡罗尔表示，“在探针层面消除缺陷做得越多，效果就越好。”

设计基础设施和设备必须不断发展

制造方面的挑战不仅限于封装流程，它还影响着定义产品的设计基础设施以及构建产品的设备生态系统。代工厂、OSAT（外包半导体组装测试）公司、EDA（电子设计自动化）公司、材料供应商、设备供应商和系统设计人员都需要彼此获取信息，但业界在定义哪些数据必须在彼此之间传输以及以何种形式传输方面仍处于起步阶段。

高级封装设计套件开始发挥类似于前端 PDK 的作用，尽管所需的信息更广泛：热模型、机械性能、材料性能和光学约束越来越多地需要随封装定义一起传递，而其中一些数据尚未以可在设计流程中使用的形式进行表征。

这些工具包至关重要，因为它们是自动化设计流程运行的基础。一旦交互变量的数量超过工程团队手动跟踪的能力，工作就必须自动化，而自动化依赖于工具能够读取的设计规则和标准化资料。如果没有这些，流程就无从运行。

Choubey表示：“这一直是多芯片设计大规模应用的瓶颈，因为你需要设计规则，你需要相关的辅助工具来实现流程自动化。如果没有像成熟硅工艺那样高度的自动化，这项技术就无法规模化发展。”

设备供应商面临着类似的问题。针对某个客户架构优化的工具，如果光接口、腔体结构、连接方式或清洗流程发生变化，可能无法移植到其他客户的架构上。光子学迫使设备供应商重新审视那些曾经看似稳定的工艺假设，因此开发工具可能需要迭代演进，早期系统确立设计目标，而后续几代设备则可以对其进行改进。

业界不太可能立即统一采用单一的光子/电子架构。一些系统将采用 2.5D 平台，而另一些系统则会采用更先进的 3D 集成、嵌入式光子集成电路 (PIC)、聚合物波导、外部激光源或其他前端图案化方法。多种方案可能仍然可行，因为正确的选择取决于应用、带宽、传输距离、散热预算、封装几何形状和成本结构。

结论

制造领域的核心问题不再是光子技术能否与先进半导体系统集成。从共封装光开关到嵌入式光子集成电路（PIC）和聚合物波导布线，这个问题已经以多种形式得到解答。更棘手的问题在于，这些系统能否大规模可靠地制造，能否在关键节点进行检测，以及能否在投入过多资金之前对性能不佳的组件进行充分测试。这是一个跨越行业传统界限的挑战。前端薄膜质量会影响光学性能，封装材料会影响翘曲和对准，清洗化学成分会影响光损耗和下游键合。此外，热行为也会改变信号路径本身。

解决这些问题的部分动力源于其他领域规模化发展的局限性。随着光刻技术的物理极限逐渐逼近，封装越来越需要承担系统级性能的重任，而光子学正是其寻求的解决方案之一。

日月光（ASE）首席执行官吴天表示：“光刻技术存在物理极限。行业可能还需要5到10年才能突破这个极限。封装技术，作为系统集成商——电压调节模块（VRM）、光子学——这些都是解决系统集成和优化问题的工具。”

最终结果很可能并非单一的制胜架构或一次决定性的突破。可制造的光子学将源于一系列较小的改进，这些改进将使整个器件堆栈的行为更加可预测。这包括更优的模型、更窄的材料窗口、更清晰的接口、更早的测试插入、更完整的设计套件，以及围绕更清晰的工艺规范构建的设备。光学技术正朝着逻辑方向发展，因为系统经济性日益迫切地需要这种融合。目前的工作重点是使制造流程足够成熟，从而能够跟上逻辑的发展步伐。

（来源：编译自semiengineering）