摩尔线程申请优化芯片面积综合方法等专利，在保证时序的情况下解决因逻辑综合阶段导致的芯片面积增大的问题_电子技术

摩尔线程申请优化芯片面积综合方法等专利，在保证时序的情况下解决因逻辑综合阶段导致的芯片面积增大的问题

创始人

2025-05-27 17:35:19

0次

金融界2025年5月27日消息，国家知识产权局信息显示，摩尔线程智能科技（北京）股份有限公司申请一项名为“优化芯片面积的综合方法、装置、设备及存储介质”的专利，公开号CN120046569A，申请日期为2025年04月。

专利摘要显示，本申请公开了一种优化芯片面积的综合方法、装置、设备及存储介质，属于芯片设计技术领域。该方法包括：获取原始时序约束和硬件描述文件，硬件描述文件用于描述芯片电路的功能和结构；放大原始时序约束中的时钟周期，得到放大时序约束；基于放大时序约束，对硬件描述文件执行逻辑综合流程，得到逻辑网表，逻辑网表用于指示芯片电路的逻辑结构；基于逻辑网表和原始时序约束，执行物理综合流程，得到物理网表，物理网表用于指示芯片电路的逻辑结构和芯片电路中各个电路元件的物理位置信息。通过在逻辑综合阶段放松时序约束，在物理综合阶段使用原始时序约束的方式，实现在保证时序的情况下解决因逻辑综合阶段导致的芯片面积增大的问题。

天眼查资料显示，摩尔线程智能科技（北京）股份有限公司，成立于2020年，位于北京市，是一家以从事软件和信息技术服务业为主的企业。企业注册资本40002.8217万人民币。通过天眼查大数据分析，摩尔线程智能科技（北京）股份有限公司共对外投资了11家企业，参与招投标项目10次，财产线索方面有商标信息193条，专利信息827条，此外企业还拥有行政许可3个。

来源：金融界

综合信息逻辑时序约束摩尔芯片阶段专利面积电路逻辑网表

上一篇：平头哥取得检测芯片载体可制造性相关专利

下一篇：晶方科技：成为全球车载CIS芯片晶圆级TSV封装技术的主要提供者

摩尔线程申请优化芯片面积综合方法等专利，在保证时序的情况下解决因逻辑综合阶段导致的芯片面积增大的问题

相关内容

热门资讯