IT之家 2 月 11 日消息，英特尔下一代 Nova Lake 处理器更多细节逐渐流出。

根据爆料者 HXL 今日最新披露的信息，Nova Lake 采用台积电 N2 工艺，计算芯片（Compute Tile）采用 8 个 P 核 +16 个 E 核的基础配置，其裸晶圆面积（Die Size）远超 AMD 竞品。

• 标准版：尺寸不低于 110mm2
• 高端 bLLC 型号：尺寸不低于 150mm2，比标准版增大了约 36.6%，同时比 Arrow Lake 大出 28%

作为参考，AMD 现有 Zen 5 处理器的 CCD 为 8 核，晶圆面积约 71mm²；而 Zen 6 预计将把每个 CCD 提升至最多 12 核，面积估计约 76mm²。

按此对比，Nova Lake 标准芯片面积比 Zen 5 CCD 大了约 55%，相比 Zen 6 CCD 大了约 44%。

Nova Lake 桌面处理器与移动处理器均采用 8P+16E 基础配置，但也会通过屏蔽部分核心提供面向入门与主流市场的 4P+8E 型号。

虽然英特尔已经推出了基于 Intel 18A 制程的 Panther Lake 处理器，但由于性能库的原因无法提供桌面处理器版本，而下一代 Nova Lake 的计算芯片将统一采用台积电 N2 工艺。

在核心与结构方面，现有爆料显示 Nova Lake 将搭载基于 Coyote Cove 架构的 P 核，以及基于 Arctic Wolf 架构的 E 核。P 核部分的布局则是每簇 2 个核心，并为每个簇配置 4MB 的 L2 缓存。

类似于 Panther Lake，英特尔还会在独立区域内置 4 个 LPE 低功耗核心（这部分核心无法超频），但可用于低功耗运行场景，甚至可以在 P 核与 E 核被禁用的情况下单独工作。

另外，爆料显示英特尔 Nova Lake 还将推出双计算芯片的 52 核旗舰型号。标准双芯片版本的面积约为 220mm²；而采用 bLLC 大缓存的双芯片版本接近 300mm²，最大可提供 288MB 的 L3 缓存，总缓存规模（L2+L3）可达到 320MB，但 TDP 也将提高到 175W。

尽管计算芯片本身占用面积显著增加，但爆料称这些 sku 仍会采用同一封装，并且会使用同样的 LGA1954 插槽。

值得一提的是 bLLC 与 AMD X3D 堆叠技术并不相同，虽然英特尔也有类似 X3D 的额外缓存技术，但目前并未在 Nova Lake 上应用。