华力集成申请5T SONOS存储器件工艺集成方法专利，能降低控制栅和选择栅之间的寄生电容
国家知识产权局信息显示，上海华力集成电路制造有限公司申请一项名为“5T SONOS存储器件的工艺集成方法”的专利，公开号CN121357893A，申请日期为2025年11月。
专利摘要显示，本发明公开了一种1.5TSONOS存储器件的工艺集成方法，包括：步骤一、在半导体衬底上依次形成ONO结构的第一栅介质层和第一多晶硅层。步骤二、对第一多晶硅层和第一栅介质层进行第一次图形化刻蚀以形成各存储单元的控制栅的第一侧面。步骤三、在各控制栅的第一侧面处自对准形成栅间侧墙。步骤四、在各存储单元对的两侧的栅间侧墙侧面自对准形成选择栅。步骤五、对第一多晶硅层和第一栅介质层进行第二次图形化刻蚀以形成各控制栅的第二侧面。步骤六、形成第二侧墙。步骤七、进行源漏注入。本发明能增加控制栅和选择栅之间的栅间侧墙的厚度从而能降低控制栅和选择栅之间的寄生电容并同时能减少选择栅的外侧面的侧墙厚度并从而改善器件的电流能力。
天眼查资料显示，上海华力集成电路制造有限公司，成立于2016年，位于上海市，是一家以从事软件和信息技术服务业为主的企业。企业注册资本2960000万人民币。通过天眼查大数据分析，上海华力集成电路制造有限公司参与招投标项目2094次，专利信息2673条，此外企业还拥有行政许可397个。
声明：市场有风险，投资需谨慎。本文为AI基于第三方数据生成，仅供参考，不构成个人投资建议。
来源：市场资讯
上一篇：昊志测量申请时栅传感器位移测量方法专利，能够有效提高时栅传感器的分辨率
下一篇：AI驱动存储芯片结构性短缺，CPU涨价潮将至，新一轮风口来袭！全市场费率最低档的芯片50ETF(516920)放量飙涨超4%！